(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-280485 (P2002-280485A)

(43)公開日 平成14年9月27日(2002.9.27)


(51) Int.Cl. ⁷		識別記号	FΙ			テーマコード(参考)
H01L	23/12 21/56 23/28	501	H01L 23	3/12	501	P 4M109
			21/56 23/28 23/30		R 5F061 A B	
	23/29					
	23/31					
			審査請求	未請求	請求項の数 6	OL (全 6 頁)
(21)出願番号		特願2001-77772(P2001-77772)	(71)出顧人	(71) 出願人 000001443		
				カシオ詩	算機株式会社	
(22)出願日		平成13年 3 月19日(2001. 3. 19)		東京都沿	经区本町1丁 目	16番2号
			(72)発明者	木崎]	E康	
				東京都青	身梅市 今 井3丁目	目10番地6 カシオ
				計算機材	卡式会社青梅事 美	Ě 所内
			(74)代理人	1000732	21	
				弁理士	花輪 義男	
			Fターム(参	考) 4M1	09 AAO2 CA10 C	A12 DA04 EA15
			5F061 AA02 CA10 CA12 CA21 CB13			

(54) 【発明の名称】 半導体装置およびその製造方法

(57)【要約】

【課題】 柱状電極の上面を封止膜の上面よりも低くした半導体装置において、柱状電極の高さを高くし且つ均一にする。

【解決手段】 柱状電極16を除く上面全体には第1の 封止膜17がその上面が柱状電極16の上面と面一とな るように形成され、柱状電極16を除く第1の封止膜1 7の上面に第2の封止膜18が形成され、第2の封止膜 18に形成された開口部19内およびその上側に半田ボ ール20が形成されている。これにより、柱状電極16 の上面を第2の封止膜18の上面よりも低くすることが できる上、柱状電極16の高さが第1の封止膜17の厚 さと同じとなり、したがって柱状電極16の高さを高く し且つ均一にすることができる。



【特許請求の範囲】

【請求項1】 半導体基板と、前記半導体基板上に形成された柱状電極と、前記柱状電極を除く前記半導体基板上に形成され、上面が前記柱状電極の上面と実質的に面一である第1の封止膜と、前記第1の封止膜上に形成され、前記柱状電極の上面に対応する位置に開口部を有する第2の封止膜とを具備することを特徴とする半導体装置。

【請求項2】 請求項1に記載の発明において、前記第2の封止膜の開口部内およびその上側に低融点金属層が 形成されていることを特徴とする半導体装置。

【請求項3】 半導体基板上に柱状電極を形成し、前記柱状電極を含む前記半導体基板上に第1の封止膜を形成し、前記第1の封止膜の上面側および前記柱状電極の上面を露出面側を研磨することにより、前記柱状電極の上面を露出させるとともに、この露出された柱状電極の上面を前記第1の封止膜の上面と実質的に面一とし、前記第1の封止膜上に第2の封止膜を前記柱状電極の上面に対応する位置に開口部を有するように形成することを特徴とする半導体装置の製造方法。

【請求項4】 請求項3に記載の発明において、前記柱 状電極の上面側を5~20μm程度研磨することを特徴 とする半導体装置の製造方法。

【請求項5】 請求項3または4に記載の発明において、前記第2の封止膜をスクリーン印刷法あるいはフォトリソグラフィ法により形成することを特徴とする半導体装置の製造方法。

【請求項6】 請求項3~5のいずれかに記載の発明に おいて、前記第2の封止膜の開口部内およびその上側に 低融点金属層を形成することを特徴とする半導体装置の 製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】この発明は、柱状電極の上面 を封止膜の上面よりも低くした半導体装置およびその製 造方法に関する。

[0002]

【従来の技術】例えばCSP(chip size package)と呼ばれる半導体装置には、一例として、図6に示すようなものがある。この半導体装置では、シリコン等からなる半導体基板1の上面に接続パッド2が形成され、その上面の接続パッド2の中央部を除く部分に絶縁膜3が形成され、絶縁膜3に形成された開口部4を介して露出された接続パッド2の上面から絶縁膜3の上面の所定の箇所にかけて再配線5が形成され、再配線5の先端のパッド部上面に柱状電極6が形成され、柱状電極6を除く上面全体に封止膜7がその上面が柱状電極6の上面よりも高くなるように形成され、封止膜7に形成された開口部8内およびその上側に半田ボール9が柱状電極6に導電接続されて形成された構造となっている。

【0003】この場合、柱状電極6の上面を封止膜7の上面よりも低くし、封止膜7に形成された開口部8内およびその上側に半田ボール9を柱状電極6に導電接続させて形成しているのは、この半導体装置を回路基板(図示せず)上に実装した後において、温度サイクル試験等を行ったとき、半導体基板1と回路基板との間の熱膨張係数差に起因して発生する応力により、柱状電極6と半田ボール9との界面にクラックが発生しにくいようにするためである。

【0004】次に、この半導体装置の製造方法の一例について、図7~図10を順に参照して説明する。まず、図7に示すように、ウエハ状態の半導体基板1の上面に接続パッド2が形成され、その上面の接続パッド2の中央部を除く部分に絶縁膜3が形成され、絶縁膜3に形成された開口部4を介して露出された接続パッド2の上面から絶縁膜3の上面の所定の箇所にかけて再配線5が形成され、再配線5の先端のパッド部上面に一例として高さ約120μm程度の柱状電極6が形成されたものを用意する。

【0005】次に、図8に示すように、柱状電極6および再配線5を含む絶縁膜3の上面全体にエポキシ系樹脂からなる封止膜7をトランスファモールド法、ディスペンサ法、ディッピング法、印刷法等により厚さが柱状電極6の高さよりもやや厚くなるように形成する。したがって、この状態では、柱状電極6の上面は封止膜7によって覆われている。

【0006】次に、図9に示すように、封止膜7の上面側および柱状電極6の上面側を研磨することにより、柱状電極6の上面を露出させるとともに、この露出された柱状電極6の上面を封止膜7の上面と面一とする。この場合の研磨は、柱状電極6の上面を露出させるだけでなく、封止膜7の表面(上面)仕上げを兼ねているので、柱状電極6の上面側を約30μm程度研磨する。したがって、この状態における柱状電極6の高さは約90μm程度となる。

【0007】次に、図10に示すように、ハーフエッチング処理により柱状電極6の上面側を約30μm程度エッチングし、封止膜7に開口部8を形成する。したがって、この状態における柱状電極6の高さは約60μm程度となる。次に、図6に示すように、封止膜7に形成された開口部8内およびその上側に半田ボール9を柱状電極6に導電接続させて形成する。次に、ダイシング工程を経ると、個々のチップからなる半導体装置が得られる。

[0008]

【発明が解決しようとする課題】ところで、上記従来の 半導体装置では、柱状電極6の当初の高さが約120μ m程度と比較的高いが、表面仕上げを兼ねた研磨処理お よびハーフエッチング処理を経ると、柱状電極6の高さ が当初の半分の約60μm程度と低くなり、柱状電極6 自体による応力の緩和が低下するという問題があった。また、ハーフエッチング処理により柱状電極6の高さにばらつきが生じ、ひいては半田ボール9の高さにばらつきが生じ、回路基板との導電接続に支障を来すことがあるという問題があった。さらに、ハーフエッチング処理により柱状電極6の上面側をエッチングし、封止膜7に開口部8を形成しているので、製造工程が複雑になるという問題もあった。この発明の課題は、柱状電極の上面を封止膜の上面よりも低くした半導体装置において、柱状電極の高さを高くし且つ均一にすることである。この発明の他の課題は、柱状電極の上面を封止膜の上面よりも低くした半導体装置の製造工程を容易とすることである。

[0009]

【課題を解決するための手段】請求項1に記載の発明に 係る半導体装置は、半導体基板と、前記半導体基板上に 形成された柱状電極と、前記柱状電極を除く前記半導体 基板上に形成され、上面が前記柱状電極の上面と実質的 に面一である第1の封止膜と、前記第1の封止膜上に形 成され、前記柱状電極の上面に対応する位置に開口部を 有する第2の封止膜とを具備することを特徴とするもの だある。請求項2に記載の発明に係る半導体装置は、請 求項1に記載の発明において、前記第2の封止膜の開口 部内およびその上側に低融点金属層が形成されているこ とを特徴とするものである。請求項3に記載の発明に係 る半導体装置の製造方法は、半導体基板上に柱状電極を 形成し、前記柱状電極を含む前記半導体基板上に第1の 封止膜を形成し、前記第1の封止膜の上面側および前記 柱状電極の上面側を研磨することにより、前記柱状電極 の上面を露出させるとともに、この露出された柱状電極 の上面を前記第1の封止膜の上面と実質的に面一とし、 前記第1の封止膜上に第2の封止膜を前記柱状電極の上 面に対応する位置に開口部を有するように形成すること を特徴とするものである。請求項4に記載の発明に係る 半導体装置の製造方法は、請求項3に記載の発明におい て、前記柱状電極の上面側を5~20μm程度研磨する ことを特徴とするものである。請求項5に記載の発明に 係る半導体装置の製造方法は、請求項3または4に記載 の発明において、前記第2の封止膜をスクリーン印刷法 あるいはフォトリソグラフィ法により形成することを特 徴とするものである。請求項6に記載の発明に係る半導 体装置の製造方法は、請求項3~5のいずれかに記載の 発明において、前記第2の封止膜の開口部内およびその 上側に低融点金属層を形成することを特徴とするもので ある。そして、請求項1に記載の発明によれば、上面が 柱状電極の上面と実質的に面一となるように形成された 第1の封止膜上に第2の封止膜を柱状電極の上面に対応 する位置に開口部を有するように形成しているので、柱 状電極の高さが第1の封止膜の厚さと同じとなり、した がって柱状電極の高さを高くし且つ均一にすることがで きる。また、請求項3に記載の発明によれば、第1の封止膜の上面側を研磨することにより、柱状電極の上面を露出させるとともに、この露出され柱状電極の上面を第1の封止膜の上面と実質的に面一とし、第1の封止膜上に第2の封止膜を柱状電極の上面に対応する位置に開口部を有するように形成しているので、従来のハーフエッチング処理の代わりに、第2の封止膜を形成すればよく、したがって製造工程を容易とすることができる。

[0010]

【発明の実施の形態】図1はこの発明の一実施形態における半導体装置の断面図を示したものである。この半導体装置では、シリコン等からなる半導体基板11の上面に接続パッド12が形成され、その上面の接続パッド12の中央部を除く部分に絶縁膜13が形成され、絶縁膜13に形成された開口部14を介して露出された接続パッド12の上面から絶縁膜13の上面の所定の箇所にかけて再配線15が形成され、再配線15の先端のパッド部上面に柱状電極16が形成され、柱状電極16を除く上面全体に第1の封止膜17がその上面が柱状電極16の上面と実質的に面一となるように形成され、柱状電極16を除く第1の封止膜17の上面に第2の封止膜18が形成され、第2の封止膜18に形成された開口部19内およびその上側に半田ボール(低融点金属層)20が柱状電極16に導電接続されて形成された構造となっている

【0011】この場合、柱状電極16の上面を第1の封止膜17の上面と面一とし、第1の封止膜17上に形成された第2の封止膜18に形成された開口部19内およびその上側に半田ボール20を柱状電極16に導電接続させて形成しているのは、この半導体装置を回路基板(図示せず)上に実装した後において、温度サイクル試験等を行ったとき、半導体基板11と回路基板との間の熱膨張係数差に起因して発生する応力により、柱状電極16と半田ボール20との界面にクラックが発生しにくいようにするためである。

【0012】次に、この半導体装置の製造方法の一例について、図2〜図5を順に参照して説明する。まず、図2に示すように、ウエハ状態の半導体基板11の上面に接続パッド12が形成され、その上面の接続パッド12の中央部を除く部分に絶縁膜13が形成され、絶縁膜13に形成された開口部14を介して露出された接続パッド12の上面から絶縁膜13の上面の所定の箇所にかけて再配線15が形成され、再配線15の先端のパッド部上面に一例として高さ約120μm程度の柱状電極16が形成されたものを用意する。

【0013】次に、図3に示すように、柱状電極16および再配線15を含む絶縁膜13の上面全体にエポキシ系樹脂からなる第1の封止膜17をトランスファモールド法、ディスペンサ法、ディッピング法、印刷法等により厚さが柱状電極16の高さよりもやや厚くなるように

形成する。したがって、この状態では、柱状電極16の 上面は第1の封止膜17によって覆われている。

【0014】次に、図4に示すように、第1の封止膜17の上面側および柱状電極16の上面側を研磨することにより、柱状電極16の上面を露出させるとともに、この露出された柱状電極6の上面を封止膜7の上面と面とする。この場合の研磨は、後述する第2の封止膜18の形成により第1の封止膜17の表面(上面)仕上げを行う必要がないので、柱状電極16の上面を露出させるとともに、この露出された柱状電極6の上面を封止膜7の上面と面一とするだけでよい。そこで、柱状電極16の上面と使来(約30 μ m程度)よりも少なく例えば約5~20 μ m程度研磨する。したがって、この状態における柱状電極16の高さは約100~115 μ m程度となる。

【0015】次に、図5に示すように、柱状電極16を除く第1の封止膜17の上面にエボキシ系樹脂からなる第2の封止膜18をスクリーン印刷法、フォトリソグラフィ法等により厚さ約30μm程度(従来のハーフエッチング処理による柱状電極6の上面側のエッチング量と同じ。)に形成する。この状態では、第2の封止膜18の柱状電極16の上面に対応する部分には開口部19が形成されている。次に、図1に示すように、第2の封止膜18に形成された開口部19内およびその上側に半田ボール20を柱状電極16に導電接続させて形成する。次に、ダイシング工程を経ると、個々のチップからなる半導体装置が得られる。

【0016】このようにして得られた半導体装置では、研磨により上面が柱状電極16の上面と面一となるように形成された第1の封止膜17上に第2の封止膜18を柱状電極16の上面に対応する位置に開口部19を有するように形成しているので、柱状電極16の上面を第2の封止膜18の上面よりも低くすることができる上、柱状電極16の高さが第1の封止膜17の厚さと同じとなり、したがって柱状電極16の高さを高くし且つ均一にすることができる。

【0017】すなわち、上記実施形態では、柱状電極16の当初の高さが約 120μ m程度であるのに対し、最終的な高さが約 $100\sim115\mu$ m程度であるので、当初の高さよりもやや低いだけであり、従来の最終的な高さ約 60μ m程度と比較すると、かなり高くすることができる。この結果、柱状電極16自体による応力の緩和を向上することができる。また、柱状電極16の高さも均一にすることができるので、半田ボール20の高さも均一になり、回路基板との導電接続に支障を来さないようにすることができる。

【0018】また、第1の封止膜17の上面側を研磨することにより、柱状電極16の上面を第1の封止膜17の上面と面一とし、第1の封止膜17上に第2の封止膜18を柱状電極16の上面に対応する位置に開口部19

を有するように形成しているので、従来のハーフエッチング処理の代わりに、第2の封止膜18をスクリーン印刷法、フォトリソグラフィ法等により形成すればよく、したがって製造工程を容易とすることができる。

【0019】なお、上記実施形態において、半田ボール 20を形成せず、その代わりに、回路基板の接続端子上 に半田ボールあるいは半田層を形成するようにしてもよ い。また、上記実施形態では、第1の封止膜17上に、 柱状電極16の上面に対応する部分に開口部19が形成 された第2の封止膜18を形成した後、直ちに開口部1 9内およびその上側に半田ボール20を形成している が、柱状電極19の上面が酸化しているような場合に は、ウエットエッチングまたはドライエッチングをして 柱状電極19の上面の酸化膜除去処理をした後、半田ボ ール20を形成してもよい。このような処理を行った場 合には、柱状電極16は、高さが多少低くなるとしても その量は僅かであり、第1の封止膜17と実質的には面 一であるので同様な効果が得られる。また、第2の封止 膜18の開口部19の平面形状は、柱状電極16の上面 形状と一致させる必要はなく、柱状電極16の上面形状 より一回り小さくしてもよい。また、上記実施形態にお いて、半田ボール20を形成せず、その代わりに、異方 性導電接着剤を介して回路基板の接続端子と導電接続す るようにしてもよい。

[0020]

【発明の効果】以上説明したように、請求項1に記載の 発明によれば、上面が柱状電極の上面と実質的に面一と なるように形成された第1の封止膜上に第2の封止膜を 柱状電極の上面に対応する位置に開口部を有するように 形成しているので、柱状電極の高さが第1の封止膜の厚 さと同じとなり、したがって柱状電極の高さを高くし且 つ均一にすることができ、ひいては柱状電極自体による 応力の緩和を向上することができ、また回路基板との導 電接続に支障を来さないようにすることができる。ま た、請求項3に記載の発明によれば、第1の封止膜の上 面側を研磨することにより、柱状電極の上面を第1の封 止膜の上面と実質的に面一とし、第1の封止膜上に第2 の封止膜を柱状電極の上面に対応する位置に開口部を有 するように形成しているので、従来のハーフエッチング 処理の代わりに、第2の封止膜を形成すればよく、した がって製造工程を容易とすることができる。

【図面の簡単な説明】

【図1】この発明の一実施形態における半導体装置の断 面図。

【図2】図1に示す半導体装置の製造に際し、当初用意 したものの断面図。

【図3】図2に続く製造工程の断面図。

【図4】図3に続く製造工程の断面図。

【図5】図4に続く製造工程の断面図。

【図6】従来の半導体装置の一例の断面図。

【図7】図6に示す半導体装置の製造に際し、当初用意 したものの断面図。

【図8】図7に続く製造工程の断面図。

【図9】図8に続く製造工程の断面図。


【図10】図9に続く製造工程の断面図。

【符号の説明】


- 11 半導体基板
- 12 接続パッド

- 13 絶縁膜
- 15 再配線
- 16 柱状電極
- 17 第1の封止膜
- 18 第2の封止膜
- 19 開口部
- 20 半田ボール


【図1】




【図2】




【図3】




【図4】




【図5】




【図6】



【図7】



【図8】



[図9]

